[11 Settembre 2020] Modifica CPU

[Elia-Belli]

Soluzione del Prof

Le soluzioni fornite dal professore potrebbero essere incomplete o poco chiare, quindi sono benvenute soluzioni che le completano, oppure soluzioni alternative e/o con spiegazioni più approfondite:

• Soluzione.pdf
• Disegno v1.pdf
• Disegno v2.pdf

[FeddyLix17]

1) Modifiche all'architettura

2) Word che esprime l'istruzione diff_and_store $10, $11, 64

• l'Opcode dell'istruzione sum_ w_ mem (fornito in esadecimale dalla traccia) è uguale a $\Large 0x38_{16} = 00111000_2$ , codificato in 6 bit 111000

• il campo $rs, rappresentate il primo registro sorgente, è il registro numero 10 ($t2) , codificato in 5 bit come 01010

• il campo $rt, rappresentante il secondo registro sorgente, è il registro numero 11 ($t3) , codificato in 5 bit come 01011

• il campo immediate è uguale a $\Large 64_{10}$, codificato in 16 bit come 0000000001000000

3) Durata totale ciclo di clock

Considerando

• la fase di Instruction Fetch, nella quale si accederà alla memoria, con tempo 200 ns

• la fase di Instruction Decode, nella quale si accederà ai registri, con tempo 50 ns

• la fase di Execute, nella quale verrà calcolata la differenza tra $rs e $rt , con tempo 100 ns

• una fase nella quale verrà calcolato il valore assoluto della differenza tra $rs e $rt, con tempo 100 ns

• la fase di Memory access, nella quale si accederà nuovamente alla memoria, con tempo 200 ns

• la fase di Write Back, nella quale si accederà nuovamente ai registri per andare a conservare in addr il risultato della precedente differenza, con tempo 50 ns

la durata totale di un ciclo di clock tale da permettere l'esecuzione della nuova istruzione sarà uguale a

$$ \Large 50 * 2 + 100 * 2 + 200 * 2 = 700 ns $$

[CiottoloMaggico]