注：
.circ文件应使用logisim程序读取。
各project主要任务说明：
- P0：使用logisim设计电路
- P1：使用Verilog设计电路
- P2：编写MIPS汇编程序
- P3：使用logisim设计单周期CPU
- P4：使用Verilog设计单周期CPU
- P5：使用Verilog设计MIPS lite五级流水线CPU
- P6：设计Verilog设计MIPS lite+五级流水线CPU
- P7：使用Verilog设计支持中断和异常的五级流水线CPU
This repository has been archived by the owner on Sep 30, 2022. It is now read-only.
ComputerComposition
Folders and files
| Name | Name | Last commit date | ||
|---|---|---|---|---|
parent directory.. | ||||